Módulo de interfaz Ethernet con arquitectura de doble núcleo y control de red por hardware

La integración de tecnología de red y procesamiento local de datos permite la implementación directa de conectividad Ethernet en sistemas embebidos. El módulo de interfaz ofrece soluciones de red deterministas basadas en hardware para gateways IoT (Internet de las cosas), entornos de automatización industrial, controladores habilitados para red y sistemas que requieren transmisión continua de datos y procesamiento de datos en el borde.

Arquitectura del sistema e integración del microcontrolador
El núcleo del módulo está formado por el sistema en paquete (SiP) W55RP20 desarrollado por WIZnet. Este componente combina el controlador Ethernet W5500 con la arquitectura de microcontrolador de doble núcleo RP2040. La unidad de procesamiento dispone de un procesador Arm Cortex-M0+ dual que opera a frecuencias de hasta 133 MHz y está respaldado por memoria interna estática de acceso directo (SRAM) y memoria Flash. Esta arquitectura de doble núcleo permite la ejecución simultánea del código principal de la aplicación y las tareas necesarias de gestión de red.

Descarga mediante pila TCP/IP basada en hardware
El controlador Ethernet integrado funciona con una pila TCP/IP cableada. Mediante el procesamiento de los protocolos de red a nivel de hardware, el sistema descarga al procesador principal de la carga de transmisión. Este método reduce la latencia y reserva recursos de procesamiento para la lógica principal de la aplicación. El módulo también contiene una capa física Ethernet (PHY) integrada. Para el diagnóstico de la conexión física, los diodos emisores de luz (LED) proporcionan información sobre el estado de la conexión y muestran la actividad del Protocolo de Control de Transmisión (TCP).

Opciones de interfaz y expansión de hardware
La conexión entre el módulo y el sistema anfitrión se realiza mediante rutas de comunicación seleccionables, como la Interfaz Periférica Serie (SPI) o el Receptor-Transmisor Asíncrono Universal (UART), configuradas mediante un puente de hardware dedicado. La placa cuenta con una interfaz USB Tipo-C (Bus Serie Universal), controlada por el controlador USB 2.0 interno del procesador RP2040. El diseño físico incluye tomas centrales expuestas para la magnetización Ethernet, lo que permite la implementación de la funcionalidad opcional Power-over-Ethernet (PoE). Los puntos de prueba accesibles para depuración están integrados directamente en la placa de circuito impreso para facilitar la verificación de señales.

Compatibilidad con el ecosistema y diagnóstico del sistema
El módulo de interfaz funciona dentro del estándar de zócalo mikroBUS. Dispone de un mecanismo de identificación automática que permite a los sistemas anfitriones compatibles leer la configuración del hardware al conectarlo. Nebojsa Matic, Chief Executive Officer de Mikroe, afirmó que el módulo se utiliza en gateways IoT, sistemas de automatización industrial y hardware embebido que requieren integración Ethernet directa. El hardware utiliza bibliotecas de software de código abierto que proporcionan los controladores operativos necesarios para la programación del sistema y la configuración de la red.

Contexto adicional: esta sección contiene especificaciones técnicas y comparaciones competitivas que no estaban incluidas en el anuncio original del producto.
La implementación del sistema en paquete W55RP20 de WIZnet reduce el espacio ocupado en la placa de circuito impreso en comparación con el uso de un microcontrolador RP2040 discreto junto con un controlador Ethernet W5500 independiente. El mecanismo TCP/IP por hardware admite hasta ocho sockets de red independientes simultáneamente y utiliza 32 kilobytes de memoria interna dedicados exclusivamente a los búferes de transmisión y recepción. En comparación con las pilas TCP/IP basadas en software, como lwIP en microcontroladores estándar, una pila cableada a nivel de hardware aísla el procesamiento de red de la unidad central de procesamiento. Este aislamiento estructural evita que las sobrecargas de red o los ataques de denegación de servicio agoten la memoria de trabajo y bloqueen los bucles principales de la aplicación. Las soluciones discretas competidoras suelen funcionar únicamente como Controlador de Acceso al Medio y Transceptor de Capa Física (MAC/PHY), obligando al microcontrolador anfitrión a procesar todos los protocolos de red mediante software. Al combinar el controlador de red con dos núcleos Cortex-M0+, el SiP permite a los desarrolladores dedicar un núcleo al sondeo continuo de sensores industriales, mientras que el segundo núcleo se encarga del empaquetado de datos y de la interfaz con el servidor en la nube.

Editado por el periodista industrial Lekshman Ramdas, con asistencia de IA.

www.mikroe.com